#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11003999 A

(43) Date of publication of application: 06 . 01 . 99

(51) Int. CI

H01L 29/786 H01L 29/78 H01L 21/336

(21) Application number: 09156211

(22) Date of filing: 13 . 06 . 97

(71) Applicant:

**SONY CORP** 

(72) Inventor:

**NOGUCHI TAKASHI** 


### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a field effect threshold where transistor is controlled а satisfactorily by means of the composition of a SiGe layer and to promote microminiaturization of an insulating gate-type field effect transistor using a SiGe gate.

SOLUTION: A gate insulating film 14 is formed by thermal oxidation in an oxidizing gas atmosphere on a semiconductor layer 13, and a SiGe layer 15 is formed on the gate insulating film 14 in an evacuated atmosphere where oxidizing gas is removed by a sputtering method. The SiGe layer 15 is patterned, and a gate electrode 15a is formed. A source 13a and a drain 13b are formed and the MOS transistor (insulating gate-type field effect transistor) 1 is formed. Thus, controllability of the composition ratio of Si and Ge in the SiGe layer 15 is improved, by forming the SiGe layer 15 constituting the gate electrode 15a by the sputtering method.

COPYRIGHT: (C)1999,JPO



### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-3999

(43)公開日 平成11年(1999)1月6日


(C1) IA (C1 6		alkonan ci		TO 1					
(51) Int.Cl. <sup>6</sup>		識別記号		FI		00.170		6 1 0 D	
H01L				ΗU	IL:	29/78		618B	
	29/78							301G	
	21/336							617M	
								617V	
								618A	
			審查請求	未請求	水槽	質の数10	OL	(全 9 頁)	最終頁に続く
(21)出願番号		<b>特顧平9</b> -156211		(71)	出顧人	000002	185		,
						ソニー	株式会	社	
(22)出順日		平成9年(1997)6月13日		東京都品川区北品川6丁目7番35号					
				(72)	発明者				
								北島川6丁目	7番35号 ソニ
						一株式			
				(74)	化硼人	弁理士			
				(14)	1427	лал	PIFIC		

### (54) 【発明の名称】 半導体装置の製造方法

## (57)【要約】

【課題】 CVD法による $Si_{1-x}Ge_x$ 層の成膜では  $Si_{1-x}Ge_x$ の組成比の制御性が十分ではなく、 $Si_{1-x}Ge_x$ 層を構成要素に用いた半導体装置の特性が不安定になる。

【解決手段】 半導体層13上に酸化性ガス雰囲気中における熱酸化によってゲート絶縁膜14を成膜した後、酸化性ガスを除去した真空雰囲気中においてゲート絶縁膜14上にスパッタ法によってSiGe層15を成膜する。SiGe層15をパターニングしてゲート電極15 aを形成した後、ソース13a及びドレイン13bを形成してMOSトランジスタ(絶縁ゲート型の電界効果トランジスタ)1を形成する。ゲート電極15aを構成するSiGe層15をスパッタ法によって成膜することで、SiGe層15におけるSiとGeとの組成比の制御性を向上させる。



#### 【特許請求の範囲】

【請求項1】 絶縁ゲート型の電界効果トランジスタを 備えた半導体装置の製造方法であって、

前記電界効果トランジスタのゲート電極は、スパッタ法 によって成膜されたシリコンゲルマニウム層を用いて形 成されること、

を特徴とする半導体装置の製造方法。

【請求項2】 請求項1記載の半導体装置の製造方法に おいて、

酸化性ガス雰囲気中における熱酸化によって、半導体層 10 上にゲート絶縁膜を成膜した後、

前記酸化性ガスを除去して形成した真空雰囲気中において、前記ゲート絶縁膜上に前記シリコンゲルマニウム層 を連続して成膜すること、

を特徴とする半導体装置の製造方法。

【請求項3】 請求項1記載の半導体装置の製造方法において、

真空雰囲気中におけるスパッタ法によって、半導体層上 に下層から順にゲート絶縁膜と前記シリコンゲルマニウ ム層とを連続して成膜すること、

を特徴とする半導体装置の製造方法。

【請求項4】 請求項1記載の半導体装置の製造方法において.

シリコンかなる半導体層上にゲート絶縁膜を成膜した 後、前記真空雰囲気中において前記シリコンゲルマニウ ム層上に当該シリコンゲルマニウム層に対して連続させ てシリコン層を成膜し、

前記シリコンゲルマニウム層と前記シリコン層とをパタ ーニングしてゲート電極を形成した後、当該ゲート電極 を覆う状態で前記半導体層上に金属膜を成膜し、

熱処理によって、前記シリコン層及び前記半導体層に対 して前記金属膜を反応させてシリサイド層を形成すること、

を特徴とする半導体装置の製造方法。

【請求項5】 請求項1記載の半導体装置の製造方法に おいて、

前記シリコンゲルマニウム層は、絶縁性基板上に半導体 層及びゲート絶縁膜を介して成膜されること、

を特徴とする半導体装置の製造方法。

【請求項6】 薄膜トランジスタを備えた半導体装置の 40 製造方法において、

前記薄膜トランジスタのチャネル層は、スパッタ法によって成膜したシリコンゲルマニウム層を用いて形成されること、

を特徴とする半導体装置の製造方法。

【請求項7】 請求項6記載の半導体装置の製造方法において.

真空雰囲気中におけるスパッタ法によって、絶縁性基板 上に下層から順に前記シリコンゲルマニウム層とシリコ ン層とを連続して成膜し、当該シリコンゲルマニウム層 50 と当該シリコン層とからなるチャネル層を形成すること、

を特徴とする半導体装置の製造方法。

【請求項8】 請求項7記載の半導体装置の製造方法において、

前記チャネル層を形成した後、前記真空雰囲気中に酸化 性ガスを供給し、前記シリコン層表面を熟酸化させてゲ ート絶縁膜を形成し、

前記酸化性ガスを除去して形成した真空雰囲気中におい て、前記ゲート絶縁膜上にスパッタ法によってゲート電 極層を形成すること、

を特徴とする半導体装置の製造方法。

【請求項9】 請求項7記載の半導体装置の製造方法に おいて、

前記チャネル層を形成した後、前記真空雰囲気中におけるスパッタ法によって、前記シリコン層上に下層から順にゲート絶縁膜とゲート電極層とを連続して成膜すること、

を特徴とする半導体装置の製造方法。

20 【請求項10】 請求項6記載の半導体装置の製造方法 において、

真空雰囲気中におけるスパッタ法によって、ゲート絶縁 膜上に下層から順にシリコン層と前記シリコンゲルマニ ウム層とを連続して成膜し、当該シリコンゲルマニウム 層と当該シリコン層とからなるチャネル層を形成するこ レ

を特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特には絶縁ゲート型の電界効果トランジス タや薄膜トランジスタを備えた半導体装置の製造方法に 関する。

[0002]

【従来の技術】近年、半導体装置の高集積化にともない 微細化が進んだMOSトランジスタにおいては、短チャネル効果を抑制するために表面チャネル型が採用されている。ところが、PチャンネルのMOSトランジスタを表面チャネル型とするために、P型の不純物を含有するポリシリコンからなるゲート電極を用いた場合には、チャネル濃度が低い領域でしきい値が下がりすぎ、MOSトランジスタをエンハンスメント型に保つことができなくなる傾向にある。特に、完全空乏型のSOI基板を用いた薄膜トランジスタでは、チャネル濃度によってしきい値を制御することが困難となり、上記傾向が顕著になる。

【0003】そこで、「IEDM, 90 (1990)

(米) p. 253-256」や「IEEE ELECTRON D EVICE LETTERS, vol. 12, NO. 10 (1991-10)

(米) p. 533-535」記載のように、P型の不純

物を含有するシリコンーゲルマニウム( $Si_{11}$  Ge, 以下SiGe と記す)でゲート電極を構成することが提案された。上記P'SiGe は、シリコンよりもバンドギャップが低く、1 V以下の低電圧の範囲においてその組成によってフェルミレベルを変化さえることができる。このため、図7に示すように、P'SiGe からなるゲート電極では、その組成によって仕事関数が制御される。そして、「IEDM, 93 (1993)

(米) p. 727-728」記載のように、ゲート材料に P'S i G e を用いることで仕事関数によってしきい値を制御するようにした、ゲート線幅が  $0.1 \mu$  m~  $0.25 \mu$  mのMOSトランジスタの報告が活発化している。

【0004】さらに、薄膜トランジスタにおいては、チャネル部をSiGeで構成することによってより高いキャリアの移動度を確保することができる。この場合、 $Si_{1x}Ge_x$ において、 $x=0.2\sim0.3$ の組成にすることによって、高いキャリア移動度が得られる。

【0005】以上のように、半導体装置の構成材料としてSiGeは重要になってきている。そして、例えば、上記SiGeを用いた半導体装置としてSiGe層からなるゲート電極を有するMOSトランジスタを製造する場合には、先ず、半導体基板上にゲート絶縁膜を成膜する。次に、LP-CVD法やプラズマCVD法によって、上記ゲート絶縁膜上にSiGe層を形成した後、このSiGe層をパターニングしてゲート電極を形成する。

### [0006]

【発明が解決しようとする課題】しかし、上記半導体装置の製造方法では、CVD法によってSiGe層を成膜 30 していることから、組成の制御性が悪い。また、特にプラズマCVD法によって成膜したSiGe層には、不必要な水分が成膜時に取り込まれてしまう。このため、このSiGe層からなるゲート電極を有するMOSトランジスタでは、十分なしきい値の制御性を得ることができない。これは、上記MOSトランジスタの微細化の促進を妨げる要因になっている。また、このSiGe層を用いたチャネル部を有する薄膜トランジスタでは、キャリアの移動度の十分な制御性を得ることができない。これは、上記薄膜トランジスタにおける動作速度の高速化を 40 妨げる要因になっている。

### [0007]

【課題を解決するための手段】上記課題を解決するための本発明の半導体装置の製造方法は、半導体装置の構成材料として用いられるSiGe層をスパッタ法によって成膜することを特徴としている。特に、請求項1に係る方法では、絶縁ゲート型の電界効果トランジスタのゲート電極を、上記SiGe層で形成する。

【0008】上記請求項1に係る方法によれば、均一に 混合された合金をターゲットにしてスパッタするとこの 50 ターゲットと同一組成のスパッタ膜が得られることが経験的に知られているスパッタ法によってゲート電極を構成するSiGe層が成膜される。このため、組成が精度良く制御されたSiGe層によってゲート電極が構成されることになる。したがって、SiGe層の組成によってしきい値が良く制御された電界効果トランジスタが得られる。

【0009】また、請求項6に係る方法では、薄膜トランジスタのチャネル層を、上記SiGe層で形成する。 【0010】上記請求項6に係る方法によれば、スパッタ法によってチャネル部を構成するSiGe層を成膜することで、上記と同様に組成が精度良く制御されたSiGe層によってチャネル層が構成されることになる。したがって、SiGe層の組成によってキャリア移動度が良く制御された薄膜トランジスタが得られる。

### [0011]

【発明の実施の形態】以下、本発明を適用した半導体装置の製造方法の実施の形態を説明する。図2には、一般的なスパッタ成膜に用いられる成膜装置の一例を示す構成図を示した。以下の各実施形態におけるスパッタ成膜装置2が用いられることとする。この成膜装置2は、内部が真空雰囲気に保たれる成膜室21を有している。この成膜室21内には、成膜基板Wと共に成膜基板Wと対向する状態で成膜膜種と同一成分のターゲット23が配置される。また、この成膜装置2においては、排気系24にターボポンプを用いることでベース圧力が高真空(10<sup>16</sup> Pa程度以下)となり、高純度の膜をスループット良く成膜することが出来る。さらに、スパッタリング電源22はターゲットの抵抗が低ければRF電源に換えてDC電源を用いても良い。

【0012】また、図3には、各実施形態で用いる製造 装置の概略構成図を示した。この図に示す製造装置3 は、内部を真空雰囲気に保つことができる第1の成膜室 31と第2の成膜室32とが、ゲートバルブ33を介し て接続されてなるものである。上記第1の成膜室31と は、例えばRTO (Rapid Thermal Oxidation ) もしく はRTON (Rapid Thermal Oxy-Nitridation)室であ り、第2の成膜室32とは、例えば図2に示したスパッ タ成膜装置の成膜室(21)であることとする。上記、 第1の成膜室31と第2の成膜室32とは、通常ゲート バルブ33で分離されており、各々の室内は、真空ポン プでベース圧力約10°Paの真空雰囲気に保たれる。 そして、各々の室内が同程度の真空雰囲気に保たれた状 態でゲートバルブ33を開き、第1の成膜室31と第2 の成膜室32との間において成膜基板Wの搬送を行う。 【0013】 (第1実施形態) 図1は、第1実施形態を 説明するための断面工程図であり、以下にこの図1と上 記図2及び図3とを用いて請求項1及び請求項2の発明 を適用した絶縁ゲート型の電界効果トランジスタ(以

成する。

c m² 程度導入する。

行うことが有効である。

下、電界効果トランジスタを代表してMOSトランジス タと記す)を備えた半導体装置の製造方法の第1実施形 態を説明する。先ず、図1 (1) に示すように、シリコ ン基板11上に酸化シリコンからなる絶縁層12が成膜 され、この絶縁層12上に単結晶シリコンからなる半導 体層13が成膜された成膜基板Wを用意する。

【0014】次に、図1(2)に示すように、この成膜 基板W上に、RTOによって酸化シリコンからなるゲー ト絶縁膜14を成膜する。このゲート絶縁膜14の成膜 は、上記第1の成膜室31 (図3参照) 内で成膜する。 そして、上記RTOを行う場合の条件の一例としては、 ドライ酸素 (O<sub>2</sub>) 雰囲気に保たれた第1の成膜室31 内において、950℃、30秒とし、これによって、膜 厚4 n mの上記ゲート絶縁膜14を得る。ここでは、次 にこのゲート絶縁膜14上に成膜するSiGe層中から 当該ゲート絶縁膜14中にホウ素(B)が混入してMO Sトランジスタのしきい値が変動することを防止するた めに、酸化二窒素 (N<sub>2</sub>O) 中におけるRTONによっ て酸化窒化シリコンからなるゲート絶縁膜を成膜しても 良い。

【0015】そして、上記第1の成膜室31内における 上記ゲート絶縁膜14の成膜が終了した後、例えば第1 の成膜室31内の酸化性ガスを除去し、さらに第1の成 膜室31内と第2の成膜室32内とを同程度の真空状態 に保つ。この状態で、ゲートバルブ33を開いて上記成 膜基板Wを第1の成膜室31内から第2の成膜室32内 へ搬送する。こらによって、成膜基板Wを大気中に放出 してゲート絶縁膜14表面へダストを付着させることな く、成膜基板Wが第1の成膜室31内から第2の成膜室 32内へ搬送される。次に、ゲートバルブ33を閉じて 第2の成膜室32を分離する。

【0016】そして、十分な真空状態に保たれた第2の 成膜室32内において、スパッタ法によってゲート絶縁 膜14上にSiGe層15を成膜する。ここでは、シリ コンとゲルマニウムとの組成が制御されたターゲット、 例えば焼結体(純度99.99%以上)やインゴット (純度99.9999%) を用いることによって、所定 の組成のSiGe層15を得る。上記スパッタにおける 成膜条件の一例(成膜基板8インチ対応)としては、ス パッタリングガス及び流量:アルゴン (Ar) = 100 s c c m, スパッタ電力 (RF) : 800W, 成膜雰囲 気内ガス圧力: 1. 3 Pa, 成膜温度: 200℃, 成膜 膜厚:80nm条件に設定する。

【0017】尚、上記SiGe層15の成膜では、予め 所定量の不純物 (例えばホウ素) を上記ターゲット中に 混入させておいても良い。この場合、スパッタリング電 源(図2参照)25には、RF電源に換えてDC電源を 用いることができる。

【0018】以上の後、SiGe層15をパターニング

【0019】その後、図1(3)に示すように、ゲート 電極15aをマスクにしたイオン注入によって、ソース 13a及びドレイン13bを形成するための不純物をセ

ルフアラインで半導体層13中に導入する。ここでは、 例えば、二フッ化ホウ素(BF<sub>2</sub>)やホウ素(B)また はホウ素とシリコン等のP型不純物を、3×1016個/

【0020】次いで、アニール処理を施し、上記不純物 10 の活性化と共に、SiGe層15の固相結晶化を行う。 この際、平坦で大粒径かつ低抵抗なSiGe層15が得 られるように、600℃程度の熱処理とRTA (Rapid Thermal Annealing ) もしくはELA (Excimer Laser

【0021】その後、図1(4)に示すように、通常の 工程にしたがって、ゲート電極15aをマスクにしたゲ ート絶縁膜14のエッチング、半導体層13のパターニ ング、層間絶縁膜16の成膜、コンタクトホール17及 20 び配線18の形成を行い、MOSトランジスタ1を完成 させる。

Annealing ) 等の急速熱処理との2ステップアニールを

【0022】上記製造方法によれば、ゲート電極15a が、ミクロ的に均一に組成が混合されたゲーゲットを用 いたスパッタ法によって成膜されることで精度良く組成 が制御されたSiGe層15で構成されるため、SiG e層の組成によってしきい値が良く制御されたMOSト ランジスタ1が得られる。しかも、CVD法によるSi Ge層の成膜では、成膜温度を500℃程度にまで上昇 させる必要があるが、上記スパッタ法によるSiGe層 の成膜では200℃程度の成膜温度で良く、SiGe層 の成膜において成膜基板Wに対する耐熱要求温度が下げ られる。これは、例えば、上記成膜基板Wに絶縁性基板 を用いた場合、当該絶縁性基板に髙融点ガラスを用いる 必要がなくなり、半導体装置の製造コストを抑えること が可能になる。

【0023】さらに、スパッタ法によってSiGe層1 5を成膜することで、反応ガス性ガスを用いることなく SiGe層15を得ることが可能になる。したがって、 SiH<sub>4</sub>やSiGe<sub>4</sub>等の反応性ガスを用いる必要があ るCVD法によるSiGe層の成膜と比較して、安全性 に著しく優れ、その防護のための機能を付ける必要がな くなり成膜装置の装置構成が単純化される。

【0024】また、成膜室内の汚染が少ないスパッタ法 を用いることによって、図3で示したように前工程で行 われるゲート絶縁膜14の成膜に用いられる成膜装置と のクラスターツール化が容易になる。したがって、半導 体装置の生産性の向上を図ることが可能になる。

【0025】 (第2実施形態) 次に、図4は、第2実施 形態を説明するための断面工程図であり、以下にこの図 して当該SiGe層15からなるゲート電極15aを形 50 を用いて請求項1、請求項3及び請求項5の発明を適用

10

したMOSトランジスタを備えた半導体装置の製造方法の第2実施形態を説明する。先ず図4(1)に示すように、B. E. (Bond and Etchback ) SOI (Silicon on Insulator)、Smart Cut法(「IEDM,96(1996)(米)p.3-10」に記載の方法)等によって、ガラス基板等の絶縁性基板41上に半導体層42を張り合せてなる成膜基板W'を用意する。

【0026】次に、図4(2)に示すように、スパッタ法によってこの半導体層42上に酸化シリコンからなるゲート絶縁膜43を成膜する。ここでは、純度の高いSiO2をターゲットに用いることとする。上記スパッタにおける成膜条件の一例としては、スパッタリングガス: Ar、成膜雰囲気内ガス圧力: 10Pa以下、成膜温度: 200℃、成膜膜厚: 6nmに設定する。尚、反応性スパッタ法にて酸化シリコンからなるゲート絶縁膜43を成膜する場合には、<math>Ar/O2中でSiをターゲットに用いることとする。

【0027】その後、スパッタ法によって、このゲート 絶縁膜43上にSiGe層44を成膜する。このSiGe層44の成膜は、上記第1実施形態で説明したと同様 に行うこととする。ただし、ここでは、ゲート絶縁膜43の成膜とSiGe層44の成膜とを、同一の成膜室内において真空状態を保って連続して行うか、またはゲートバルブを介して接続された異なる成膜室内において真空状態を保って連続して行う。同一の成膜室内でゲート 絶縁膜43の成膜とSiGe層44の成膜とを行う場合には、成膜室内に2種類のターゲットを設けることとする。

【0028】以上の後、SiGe層44をパターニング して当該SiGe層44からなるゲート電極44aを形 30 成する。

【0029】その後、図4(3)に示す工程では、上記第1実施形態と同様にしてソース42a及びドレイン42bを形成するための不純物を半導体層42中に導入し、次いで、アニール処理を施して半導体層42中における上記不純物の活性化を図る。ここでは、例えば、波長308nmの塩化キセノン(XeCl)レーザを用いて1shot350mJ/cm²のエネルギーでのELAによる低温化プロセスでのアニール処理を行う。

【0030】その後、図4(4)に示す工程を、上記第 40 1実施形態で図1(4)を用いて説明したと同様に行う ことで、MOSトランジスタ4を完成させる。

【0031】上記製造方法によれば、SiGeからなるゲート電極44aが、スパッタ法によって成膜されることで上記第1実施形態と同様の効果を得ることができる。そして、特には、上記スパッタ法によるSiGe層の成膜が200℃程度以下の成膜温度で良くかつソース42a及びドレイン42bの不純物の活性化のためのアニール処理が低温化プロセスで行われることで、絶縁性基板41として低融点の市販ガラス(使用可能温度60 50

0℃以下、450℃以下で使用)を用いることが可能になる。したがって、半導体装置の製造コストを抑えることが可能になる。

【0032】(第3実施形態)次に、図5を用いて、請求項1、請求項2及び請求項4の発明を適用したMOSトランジスタを備えた半導体装置の製造方法の第1実施形態を説明する。先ず、図5(1)に示すように、第1実施形態と同様の成膜基板W、すなわちシリコン基板11上に酸化シリコンからなる絶縁層12及び単結晶シリコンからなる半導体層13が成膜された成膜基板Wを用意する。そして、この成膜基板W上に、上記第1実施形態で図1(2)を用いて説明したと同様にして、ゲート絶縁膜14及びSiGe層15を順次成膜する。次に、このSiGe層15の成膜に連続させて(すなわち減圧状態を保ったままで)Si層51を成膜する。

【0033】次に、図5(2)に示すように、Si層5 1及びSiGe層15をパターニングしてゲート電極5 1aを形成する。次いで、ゲート電極51aの側壁に絶 縁性のサイドウォール52を形成、ソース13a及びド レイン13bを形成するための不純物の導入を行った 後、ゲート電極51a及びサイドウォール52を覆う状態で半導体層13上にコバルト(Co)やチタン(Ti)のような金属膜53を成膜する。

【0034】次に、図5 (3) に示すように、600℃のRTAを施すとによって金属とシリコンとをシリサイド反応させる。これによって、ゲート電極51aの表面層と半導体層13におけるソース13a及びドレイン13bの表面層とにシリサイド層54が形成される。その後、シリサイド反応に寄与しなかった金属膜53部分をエッチング除去し、次いで、シリサイド層54をより低抵抗な相に転移させるために、800℃のRTAを行う

【0035】以下、図5(4)に示す工程を、上記第1 実施形態で図1(4)を用いて説明したと同様に行うことで、ゲート電極51a,ソース13a及びドレイン13bの表面にシリサイド層54を有するMOSトランジスタ5を完成させる。

【0036】上記製造方法においては、上記第1実施形態と同様の効果と共に、低抵抗なシリサイド層54によってコンタクト抵抗が下がり、MOSトランジスタ5の動作速度が高速化されるという効果が得られる。

【0037】尚、第3実施形態で説明した方法では、ゲート絶縁膜14を第2実施形態のようにスパッタ法で成膜しても良い。また、成膜基板Wは、第2実施形態で説明したように、絶縁性基板を用いた構成であっても良い。

【0038】 (第4実施形態) 次に、図6を用いて請求項6、請求項7及び請求項9の発明を適用した薄膜トランジスタを備えた半導体装置の製造方法の第4実施形態を説明する。

【0039】先ず、図6(1)に示すように、スパッタ法によって、絶縁性基板61上に下層から順にチャネル層を構成するSiGe層62及びSi層63と、ゲート絶縁膜64と、ゲート電極層65とを成膜する。これらの各層の成膜は、真空雰囲気を保った状態で連続して行われることとする。尚、絶縁性基板61とSiGe層62との間にSi層を形成しても良い。上記Si層63は、SiGe層62で形成されるチャネル部62cとゲート絶縁膜64との界面におけるトラップ状態密度を改善するための層であり、5nm程度の膜厚に成膜することとする。

【0040】尚、上記ゲート電極層65は、Sistacket SiGe で構成されることとする。ただし、ここで製造する薄膜トランジスタがLCD(Liquid Crystal Displa y)用である場合には、使用電圧が高めであるのでSi でも良い。また、SiGe 層62は、好ましくは $Si_{1-x}$  Ge, におけるGe の組成比がx=0.  $2\sim0$ . 3 の範囲の所定値であることとする。

【0041】次に、図6(2)に示すように、ゲート電極層65をパターニングしてゲート電極65aを形成す 20 る。

【0042】その後、図6(3)に示す工程を上記第1 実施形態で図1(3)を用いて説明したと同様に行い、SiGe @ 62 & Si@ 63 & & C 以一ス62a及びドレイン62bを形成し、ソース62a及びドレイン62b 間におけるSiGe@ 62 & Si@ 63 & & C すなわち、チャネル@ にチャネル部62cを形成する。

【0043】次に、図6(4)に示す工程を上記第1実施形態で図1(4)を用いて説明したと同様に行い、スパッタ法によって成膜したSiGe層62及びSi層6303からなるチャネル部62cを有する薄膜トランジスタ6が形成される。この薄膜トランジスタ6は、トップゲート型になる。

【0044】上記製造方法によれば、スパッタ法によってチャネル部62cとなるSiGe層62を成膜することで、組成が精度良く制御されたSiGe層62によってチャネル部62cが構成されることになる。したがって、SiGe層62の組成によってキャリア移動度が良く制御された薄膜トランジスタ6が得られる。

【0045】尚、上記第4実施形態で説明した方法では、ゲート絶縁膜64をRTOによって成膜しても良い。ただし、各成膜層間の汚染を防止するために、絶縁性基板61上の各膜は、クラスターツール化した成膜装置を用いて成膜基板を大気に晒すことなく連続して成膜する。

【0046】また、ここでは、トップゲート型の薄膜トランジスタ6を成膜する場合を例に取って説明を行った。しかし、本発明は、ボトムゲート型の薄膜トランジ\*

\*スタの成膜にも適用可能である。この場合、サイドウォールを備えたゲート電極を絶縁性基板上に形成した後、このゲート絶縁膜を覆う状態で絶縁性基板上に下層から順にゲート絶縁膜、チャネル層を構成するSi層及びSiGe層を成膜する。これらの層は、連続したスパッタ法で成膜するか、またはRTOによってゲート絶縁膜を成膜した後、真空雰囲気を保った状態でSi層及びSiGe層を連続してスパッタ成膜することとする。

10

#### [0047]

【発明の効果】以上説明したように、請求項1に係る本発明によれば、スパッタ法によって組成精度が良好に成膜されたSiGe層でゲート電極が構成されることになる。このため、SiGe層の組成によってしきい値が良く制御された電界効果トランジスタが得られる。したがって、SiGeゲートを用いた絶縁ゲート型の電界効果トランジスタの微細化が促進される。

【0048】また、請求項6に係る方法によれば、スパッタ法によって組成精度が良好に成膜されたSiGe層でチャネル層が構成されることになる。このため、SiGe層の組成によってキャリア移動度が良く制御された薄膜トランジスタが得られる。したがって、薄膜トランジスタの動作速度の高速化が達成される。

### 【図面の簡単な説明】

【図1】第1実施形態を説明する断面工程図である。

【図2】スパッタ成膜に用いる成膜装置の構成図であ る。

【図3】各実施形態で用いる製造装置の概略構成図である。

【図4】第2実施形態を説明する断面工程図である。


【図5】第3実施形態を説明する断面工程図である。


【図6】第4実施形態を説明する断面工程図である。


【図7】SiGeゲートPMOSにおけるGe含有量に対するゲートー半導体層間の仕事関数を示すグラフであり、IEDM, 90 (1990) (米) p. 256から抜粋した Figure9: Gate-to-semiconductor workfunction difference for poly-Si<sub>1-x</sub> Ge , gate PMOS capacitors, extrapolated from measurements of  $V_{FB}$  vs. oxide thickness. である。


### 【符号の説明】

40 1, 4, 5…MOSトランジスタ(電界効果トランジスタ)、6…薄膜トランジスタ、13, 42…半導体層、14, 43, 64…ゲート絶縁膜、15, 44, 62… SiGe層(シリコンゲルマニウム層)、15a, 44a, 51a, 65a…ゲート電極、41, 61…絶縁性基板、51, 63…Si層(シリコン層)、53…金属膜、54…シリサイド層、62c…チャネル部、65… ゲート電極層










【図6】



フロントページの続き

(51) Int. Cl. 6

識別記号

FΙ

H 0 1 L 29/78

6 2 7 F

6 2 7 Z